# PATENT ABSTRACTS OF JAPAN

(11)Publication number :

10-233965

(43)Date of publication of application: 02.09.1998

(51)Int.CI

HO4N 5/335 HO1L 27/146

(21)Application number: 09-046922

(71)Applicant : OLYMPUS OPTICAL CO LTD

(72)Inventor: UNO MASAYUKI

## (54) SOLID-STATE IMAGE PICKUP ELEMENT


### (57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To provide a solid-state image pickup element by which smear is suppressed while enabling the optimum S/N design of a read amplifier.

17.02.1997

SOLUTION: This solid-state image pickup element having a pixel array where pixels each consisting of a photo diode 1 and a vertical switch 4 are arranged in 2-dimension and a vertical scanning circuit 2 that selects respectively any of vertical sgate lines 3 and any of vertical sganal lines 8 to read a signal from the pixel array and a horizontal scanning circuit 5, is provided with a current storage circuit 12 consisting of a P-channel MOS TR 13 whose drain connects to the vertical signal line 8, whose source connects to a power supply VDD, and whose gate-source is connected to a capacitor 14 and of a switching MOS TR 15 that is connected between the gate and the drain of the P-channel MOS TR 13 and whose gate receives a control signal ÖriM. An undesired current produced on the vertical signal line



undesired current produced on the vertical signal line
and being a cause to smear is subtracted by the current storage circuit 12 and then the smear
component is suppressed before being converted into a voltage signal by a read amplifier.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (II)特許出願公開番号 特開平10-233965

(43)公開日 平成10年(1998) 9月2日


(51) Int.Cl. <sup>6</sup> H 0 4 N 5/3 H 0 1 L 27/1		FI H04N 5/335 H01L 27/14	G E Z A
		審查請求 未請求 請求	質の数4 FD (全 8 頁)
(21)出願番号	特願平9-46922 平成9年(1997) 2月17日	(71)出駅人 000000376 オリンパス光学工業株式会社 東京都渋谷区備ヶ谷2丁目公番2号	
		(72)発明者 宇野 正幸 東京都渋谷区朝 ンパス光学工業	サケ谷2丁目43番2号 オリ 映成式会社内
		(74)代理人 弁理士 及上	健治

# (54) 【発明の名称】 固体擬像素子

# (57)【要約】

【課題】 読み出し用増幅器の最適なS/N設計を可能 としながら、スメアを抑圧できるようにした固体機像素 子を提供する。

【解決手段】 ホトゲイオード1と垂直スイッチ4とからなる画素を2次元状に配列した画素アレイと、該画来アレイの信号読み出しを行う垂直ゲート線3及び垂直信号線8をそれぞれ選択するための垂直走差回路2と水平走套回路5とを有する固体遺像来子において、垂直信号線8にドレインが接続され、ソースは電源10gに、ゲーソース間には容量14分を優されたり型MOSトランジスタ13と、該P型MOSトランジスタ13と、はア型MOSトランジスタ13と、はア型MOSトランジスタ13とがチートに印加されるスイッチングMOSトランジスタ15とからなる電信号線上で発生するスメアの原因となる不要電流は減算され、読み出し用増陽器で電圧信号に変換される前にスメア成分を加止する。



#### 【特許請求の範囲】

【請求項1】 入射光を電気信号に変換する光電変換素 子を有する画業を2次元状に配列してなる画業アルイ と、該画業アレイの信号読み出しを行う画業行及び画業 列を選択するための垂直定束回路及び水平生来回路をき 雨薬に共通に接続されて、各画業列又は画業行毎に 画業に共通に接続されて読み出し信号線に、画業からの 信号読み出しを行っていないとき前記読み出し信号線に に発生する記載を検出して記憶すると共に に発生する流道を検出して記憶すると共に が成立した電流記憶回路を設けたことを特徴とする固体 総像業子。

【請求項2】 前記電流記憶回路は、ソースが接地され ドレインが設み出し信号線と接続されたMのSトランジ スタと、該MのSトランジスタのソース・ゲート間に接 株された容量と、該MのSトランジスタのケート・ドレ イン間に接続されたスイッケング業子とにより構成され いることを特徴とする請求項1記載の個体機像業子 【請求項3】 前記読み出し信号線と摘定弦流記憶回路 の間に、ソースが前記読み出し信号線と摘を流流に後回路 インが前記電流記憶回路に接続された転送用MのSトラ ンジスタと、該転送用MのSトランジスタのソースに入 力が、ゲートに出力が接続された反転増幅器とから構成 される転送回路を、設けたことを特徴とする請求項1又 は2記載の個体操像業子。

【請求項4】 前記読み出し信号線に入力を接続した容量帰還型の反転増隔器を備え、前記電流配値回路は、ゲートがスイッチング素子を介して前記反転増隔器の出力に接続されンースが読み出し信号線に接接されドレインが電源又はグランドに接続されたMOSトランジスタと、該MOSトランジスタのソース・ゲート間に接続された容量とで構成されていることを特徴とする請求項1記載の個体機像業子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、読み出し用増幅 器の最適なS/N設計を可能としながらスメアを抑圧で きるようにしたX-Yアドレス型の固体機像業子に関す 。

[0002]

【従来の技術】従来、水平生査回路と重直走査回路を有するメーヤアドレス型固体抽像業子の代表として、MOS型固体描像業子が知られている。図5は、MOS型固体操像等子の一構成例を示す回路構成図である。図5において、1は2次元状に配置された光電変換を行うホトゲイオード。2は各行を選択する垂直走査回路。3は上記垂直走査回路2からの選択信号を各垂直エスッチに導く垂直ゲー路。4は上記垂直走査回路2からの選択信号でより周閉する垂直スイッチ、5は各行の選択を行う、水平走査回路61は水平を乗回路5からの選択信号でよ

り開閉する水平スイッチ、7は素子外部の増幅回路、8 は垂直信号線である。

【0003】次に、上記のように構成されているMOS 型固体撮像案子の動作について説明する。ます、水平ブ ランキング期間中に、垂道主角関名により変視された 行の垂直ゲート線3の電圧が高くなり、垂直スイッチ4 が閉じ(オンし)、信号電荷がホトダイオード1から垂 直合り線をに送られる。その後、水平走変間において は、水平走変回路5が動作して水平スイッチ6が順次期 閉し、信号電荷は順次案子外部の増幅器7により増幅さ れて出力された。

【0004】にのような構成を有するMOS型固体頻像 素子においては、垂直信号線8に接続されている垂直ス イッチ4を構成するMOSトランジスタの拡散層に入射 した光により発生する不要電荷の画業信号・の選入が、 スメアとして大きな問題となる。このスメアを抑圧する 方法としては、従来数多くの提案がなされているが、主 として次に述べる2つの方法に分けられる。

【0005】その第1のスメア抑圧方法は、不要電荷の混入量を少なくするため、垂原信号線を画案信号説み出し前にソセト北原にすると比て、読み出し時間がよくする方法である。このようにすることにより、スメアとなる不要電荷の混入は、読み出し時間中に垂直信号線上に入射した光重に対応した分のみとなるため、不要電荷の混入量は掛小線に抑えられる。

[0006] 第2の方法は、信号電荷に不要電荷が選入 して読み出された出力の他に、信号電荷を読み出さずに 不要電荷のみの出力を読み出して、前着を後考との差分 をとる方法である。このように読み出しを2回行い、そ れらの差分をとることによって、スメア成分を引き算し て抑えることができる。

【0007】ところで、MOS型固体撮像素子のS/N を改善するため、各垂直信号線毎に増幅器を設けたライ ン増幅MOS型固体撮像素子(LAM)に関する提案 が、"テレビジョン学会技術報告〔ITE J Technical Report Vol. 14. No. 16. P.P. 25~30. IPU 90-2. CE 90 -12 (Feb. 1990) ] "に示されている。その構成を図6 に示す。なお図6において、図5に示したMOS型固体 撮像素子と同一構成要素には同一符号を付して示してい る。このライン増幅MOS型固体摄像素子は、図5に示 したMOS型固体撮像素子をもとにして、各垂直信号線 8毎に増幅器9を設けると共に、リセット雑音低減のた めの相関2重サンプリング (CDS) 何路10が付加さ れ、更にスメア成分の付加された画素信号からスメア成 分を減算するスメア差動回路11が設けられている。ま た、水平スイッチ6は、図5で示したMOS型固体機像 素子では、各垂直信号線毎に1つのスイッチを設けて槽 成されているが、このライン増幅MOS型固体提像素子 においては、スメア差動を行うために垂直信号線毎に、 スメア成分を含む画素信号とスメア成分のみの2つの出

力を行うため、各垂直信号線毎に2つのスイッチが設け られている。

【0008】このように構成されているライン増額MO S型間体機像業予においても、スメア即圧のため、前途 した2つの方法、すなわら読み出し時間を短縮する方法 及びスメア成分の減算方法が用いられている。そのた め、上記テレビジョン学会技術管告においては、読み出 し時間は水平プランキング期間の1 µsec としている旨 の記述がなれている。

#### [0009]

【発明が解決しようとする課題】以上述べてきたよう に、MOS型固体機像素子及びそれを改良したライン増 個MOS型固体機像素子におけるスメア町圧力法は、の 読み出し時間の短縮のスメア成分の減算の2つの方法で あるが、これらの方法には、次に述べるようを問題点が まる

【0010】まず、前者の問題点について説明する。説 み出し時間と短鎖する場合。画素からの信号電荷を検出 するための暗縁器の用波敷帯域を広くしなければならない。しかしたがら増幅器か帯球を広くすると、増幅器か発生する。特に、ライン増幅MのS型固体機健素子においては、ライン海で増幅器を設けて読み出し周波敷帯域を下げ、増幅器の熔着低減により5/Nを向上もせることが可能であるが、このS/N向上の要求とスメア抑制の要求は、増幅器の周波数帯域に関しては相反する要求となため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となるため、両者のトレード・オフが必要となる

(0011)このため、S/N向上とスメア卵圧のため には、スメア差動方式も必要となるが、このスメア差動 方式には次に達べるようを問題点がある。すなわちスメ ア差動方式のためには、画常信号とスメア疾分の説み出 しと、スメア成分のみの読み出しが必要となる。したが って、読み出し用の増幅器は、スメア成分を考慮して、 入力レンジやゲインを決めなくてはならない。そのた め、大きなスメア成分までを動方式で卵圧するには、 読み出し用の増幅器において、そのたり だったりである。

【0012】しかしながら増稿器のゲインを下げると、 S/N向上の妨げになる。例えば、スメア度分を画素信 の10倍に想定すると、画素信号は増編器の有効レンジ の1/10しが使用できない、このように、流食可能なス メア成分のレンジを広く設定すると、読み出し用増編器 における有効信号成分の刺り付けが小さくなるため、S Nを考慮した最適な増編器のゲイン設定が不可能とな るという問題が生ずる。

【0013】本発明は、従来のMOS型固体機像条子あ るいはライン増幅MOS型固体機像等子における上記問 関点を解消するためになされたもので、読み出し用増幅 器の最適なS/N設計を可能としながらスメアを卵圧す ることが可能な固体機像素子を提供することを目的とす る。更に、具体的には、読み出し用増幅器の読み出し時 間を削削せずにスメアを抑圧し、且つ読み出し用増幅器 の入力レンジ及びゲインの設定にスメア成分が影響を与 えないで、スメアを抑圧できるようにした固体機像業子 を提供することを目的とする。

#### [0014]

【課題を解決するための手段】上記問題点を解決するため、本券明は、入射光を電気信号に変換する光電変換す。 大を有する画業を2次元状に配列した画業アレイと、該 画業アレイの信号銃み出しを行う画業行及行動業列を遊 択するための垂直走査回路及び水平走在回路とを有する 固体機保業子において、各画業列又は画業行転に画業に 進通に接続された銃み出し信号線に、画素からの信号 み出しを行っていないとき前記銃み出し信号線上に発生 する電流値を検出して記憶すると共に、画業の信号銃み 出し時に、前記記憶した電流値の電流を流すまうに構成 した電流記憶回路を設けるものである。

【0015】このような構成とすることにより、読み出 し信号線上で発生するスメアの原因となる不要な電流 は、電流記憶回路により電流の状態で減算され、これに より読み出し用増幅器で電圧倍号に変換される前にスメ ア成分を押圧することができるため、読み出し用増幅器 の周波数帯域、入力レンジ、ゲイン等をスメア成分を考 虚でに、画業信号成分のみで設定することができる。 【0016】

【発明の実施の形態】次に実施の形態について説明す る。図1は本発明に係る固体撮像素子の第1の実施の形 態を示す回路構成図である。この実施の形態は、図5に 示したMOS型固体撮像素子に本発明を適用したもの で、図1においては、1垂直信号線に着目して固体提像 素子の一部を示し、また図5に示した構成要素と同一の 構成要素には同一の符号を付して示している。この実施 の形態においては、図1に示すように、垂直信号線8に ドレインが接続され、ソースは電源Vnnに、ゲート・ソ ース間には容量14が接続されたp型MOSトランジスタ 13が設けられていると共に、該p型MOSトランジスタ 13のゲート・ドレイン間には、制御信号の。。がゲートに 印加されるスイッチングMOSトランジスタ15が接続さ れている。そして、p型MOSトランジスタ13、容量14 及びスイッチングMOSトランジスタ15とで電流記憶回 路12が構成されている。

【0017】次に、このように構成されている電流記憶回路12の動作について説明する。まず、スイッチングMのSトランジスタ15がオン(参加。 "し")の たき、p型MOSトランジスタ13はゲート・ドレイン間が照絡状態となり、垂直信号線8において発生する電流を I, とすると、この電流 I, は中型MOSトランジスタ13を介して電源Vosに流れる。このとき、p型MOSトランジスタ13のゲート・ソース間巡狂は、電流 I, に対応した

個となる。そして、スイッチングMOSトランジスタ15 がオフしても、P型MOSトランジスタ13のゲート・ソ ス間電圧は容量14により保持され、電流I,は流れ続ける。したがって、垂直信号級ので発生する電流I,は P型MOSトランジスタ13を介して電源Vsuに流れ続ける。このように電流記憶回路124垂直信号級ので発生した電流を検出して記憶すると共に、その記憶した電流を流し続ける。

10018] この電流記地回路2の動作を利用して、次のようにして画業信号の読み出し動作を行う。まず、水平ブランネング期間にスイッチングMOSトランジスタ15をオンとして、垂直信号級8の不要電荷による電流を記憶した後、スイッチングMOSトランジスタ15をオンとして、本平主志回路5により乗車スイッチ 44をオンとして、水平主志回路5により水平スイッチ 6を順次オンとがら画業信号を読み出して行く。このとき、スメア成分は、電流証他回路12の電流で相段されるので、読み出される電荷はホトゲイオード1に蓄積されるに情事電のみとをり、電空スメア成分流が出路が出た。

【0019】次に、図1に示した第1の実施の形態を改 良し、より精度良くスメアを列圧できるようにした第2 の実施の形態を図2に示す。図1に示した第1の実施の 形態においては、垂直信号線8に直接電道記憶回路12が 接続されているため、垂直信号線8で発生する電流に応 して、スイッチングMOSトランジスク15をオンしたと きに決まる悪直信号線8の電位は変動する。これによ り、読み出し信号に認差を生じせる。これを防ぐため には、垂直信号線8で発生する電流が変動しても、垂直 信号線8の電位が変化しないような構成とする必要があ る。

。。
【0020】図2に示した第2の実施の形態は、垂直信号線8の電位を常に一定に保持したまま、スメアを抑圧できるようにした構成の一例を示したものである。この第2の実施の形態における電流記憶回路12分間に示した第1の実施の形態のものと同一である、この電流記憶回路12は、図1に示した第1の実施の形態のとは戻なり、垂直信号線とには直接接続せず、転送用MOSトランジスタ16を介と下接続されている。この改選用MOSトランジスタ16をケートは、ソース接地をした。1年以前が印かされた負荷として動作するP型MOSトランジスタ16と「相談されて、平大地型収取があり出たに接続され、転送用MOSトランジスタ16と「相談された」のでは、転送用MOSトランジスタ16と「本様成されたソース接地型収取が高り出力に接続され、転送用MOSトランジスタ16というに接続され、転送用MOSトランジスタ16というに接続され、転送用MOSトランジスタ16というに接続され、転送用MOSトランジスタ16というに接続され、転送用MOSトランジスタ16というに接続され、転送用MOSトランジスタ16というに表情で表しませた。

【0021】また、転送用MOSトランジスタ16のドレインは、電流記憶回路12に接続されると共に、直列接続

の n型MOSトランジスタ19, 20で構成されるソースフォロア構成の増幅器の入力、すなわらり型MOSトランジスタ19のゲートに接続されている。なお、四MOSトランジスタ2のゲートにはがイアス電圧V82が印加されている。また、このソースフォロア構成の増幅器の入力は、相関の立サンプリング(COS)回路の大切になる。なお、このソースフォロア構成の増幅器及び相関(2重サンプリングの回路10は、図6に示したライン増幅MOS型固体機像素子のスメア抑圧 固体機像素子の構成に対応させて設けたもので、これらを省略して、単純なMOS型固体機像素子のスメア抑圧 回路として、転送用MOSトランジスタ16のドレンプと直接が不足が、できたいた。

【0022】 水に、このように構成されている転送用MのSトランジスタ16, n型MのSトランジスタ17(、p型MのSトランジスタ17(、p型MのSトランジスタ17(と)型がスタ17(と)型がスタ18は、前述のようにソース接地型の反配増幅器を構成しており、その入出力は転送用MのSトランジスタ16のソース及びゲートに接続され、帰還がかかっている。このため、反転増配器の人力、すなわら患直信号線の電位は、D型MのSトランジスタ18に分別を指導の場位は、D型MのSトランジスタ18に分別では、Bで配性によって定まる n型MのSトランジスタ17のソース・ゲート間電圧V<sub>2</sub>、となる。この転送回路は垂直信号線 8の電位性、実に保持するように、垂直信号線 8号発生した電荷を転送用MのSトランジスタ16のドレイン側に転送し、垂直信号線8の電位を一定に保つ億きをする。

【0023】以上述べたように、転送用MOSトランジ スタ16、n型MOSトランジスタ17、p型MOSトラン ジスタ18で構成される転送回路を用いることにより、垂 直信号線8の電位を一定に保ったまま、垂直信号線8で 発生した電荷を転送用MOSトランジスタ16のドレイン 側に転送できるため、信号電荷読み出し時に誤差を与え ずに、電流記憶回路12により精度よくスメア成分を相殺 することができる。この垂直信号線8のスメア成分を抑 圧した状態で、垂直スイッチ4をオンすると、ホトダイ オード1の信号電荷により転送用MOSトランジスタ16 のドレイン側、すなわちソースフォロア構成のMOSト ランジスタ19のゲート電位が変化する。このゲート電位 の変化分を相関2重サンプリング回路10により検出及び 保持して、水平スイッチ6を順次オンしながら読み出し を行うことにより、スメア成分を含まない信号の読み出 しができる.

【0024】上記構成の転送回路を用いることにより、 次のような効果も得られる。すなわち、垂直信号線8に は垂直スイッチ4が数多く接続されるため、大きな寄生 容量が存在するが、この転送回路を用いることにより、 重直信号線8の電位は一定となるため、信号電荷読み出 し時に電圧圧変換される容量は、ソースフォロア構成の MOSトランジスタ19のゲート容量が生となり、垂直信 号線8の容量の影響を受けないので、小さな信号電荷 も高い出力電圧が得られる。このことは、高級度の損優 案子が実現できることを示している。したがって、本実 地の形態は、スメアを精度よく即任できるのみならず、 高級店の間優を手を実限できるも機定とかっている。

【0025】次に、垂直信号線の電位を一定に保持する 他の構成例を、第3の実施の形態として図3に基づいて 説明する。この実施の形態においては、垂直信号線8は ソース接地型の n型MOSトランジスタ21のゲートに接 続されている。このn型MOSトランジスタ21のドレイ ンは、ゲートがバイアス電圧Vniにソースが電源Vnnに それぞれ接続され負荷として動作するp型MOSトラン ジスタ22のドレインに接続され、このn型MOSトラン ジスタ21とp型MOSトランジスタ22とで反転増幅器を 構成している。この反転増福器の入出力間には帰還容量 23が接続され、容量帰還型の反転増編器となっており、 積分器を構成している。また、垂直信号線8には、ゲー ト・ソース間に容量25が設けられた電流記憶用のn型M OSトランジスタ24のソースが接続されている。そし て、このn型MOSトランジスタ24のドレインは雲源V nnに接続され、n型MOSトランジスタ24のゲート・ソ ース間電圧V<sub>ss</sub>に応じた電流を垂直信号線8に流し込む ようになっている。なお、容量23,25のリセットは、ゲ ートに制御信号Φ。,が印加されるリセット用スイッチ26 で行われるようになっている。

【00261次に、このように構成されている第3の実施の形態の動作について説明する。動物信号の\*\*\*。 により リセット用スイッチがをオンすると、豊庶信号報金で発生する電流と、n型MOSトランジスタ2Mから供給する電流とが約り合うように帰還がかり、n型MOSトランジスタ2Mグート電圧及び1型MOSトランジスタ2Mのドレイン電圧が定まる。この状態で、リセット用スイッチがをオフして6、垂直信号線8で発生する電流は、n型MOSトランジスク2Mからの電流で相段される。

【0028】このように、第3の実施の形骸においては、n型MOSトランジスク21、p型MOSトランジスク22、容置23により構成される積分器により、垂直信号線8はn型MOSトランジスク21のゲート・ソース間電圧V<sub>s</sub>に保たれると共に、n型MOSトランジスク24のドレイン電圧と一定に保たれるとめ、精度よく垂直信号線上のスメア成分を抑圧することができる。

【0029】次に、第4の実施の形態を図4に基づいて

説明する。この実施の形態は、図3に示した第3の実施 の形態において、n型MOSトランジスタ21を用いたソ ース接地型反転増幅器による積分器を、p型MOSトラ ンジスタを用いたソース接地型反転増幅器による積分器 に置き換えたものである。このように置き換えた場合に おいても、図4に示すように、電流記憶用のMOSトラ ンジスタ29はn型としなければならないが、p型MOS トランジスタ27とゲートにバイアス電圧V。。を印加した n型MOSトランジスタ28とで構成される反転増幅器の 動作電圧範囲を確保するため、MOSトランジスタ29は デプレション型のn型MOSトランジスタとし、そのゲ ート電圧はソース電圧より低くしておく必要がある。ま たリセット用スイッチ30も動作点の関係上、図4に示す ように、p型MOSトランジスタ又はn型MOSトラン ジスタとp型MOSトランジスタの抱き合わせ構成とし たものを用いなければならない。

【0030】この実施の形態においては、垂直信号線8の電位が、 $V_{00}-V_{ss}$  ( $V_{ss}$ : p型MOSトランジスタ27のゲート・ソース間電圧)となるため、ホトダイオード1への蓄積電荷量を大きくすることができるという特徴も有する。

## [0031]

【発明の効果」以上実施の形態に基づいて説明したよう た、本等明によれば、スメア成分となる読み出し信号線 上で発生した余分な電流を、電流の状態で浅葉可能とな り、読み出し用増幅器の入力レンジ、ゲイン、読み出し の開波数帯域やは、スメアの新的なく自由に設計できる ため、高S、/N化が容易となる等の効果が得られる。

【図面の簡単な説明】 【図1】本発明に係る固体撥像素子の第1の実施の形態 における単一の垂直信号線に対応する部分を示す回路構 成図である。

【図2】本発明の第2の実施の形態における単一の垂直 信号線に対応する部分を示す回路機成図である。

【図3】本発明の第3の実施の形態における単一の垂直 信号線に対応する部分を示す回路構成図である。

【図4】本発明の第4の実施の形態における単一の垂直 信号線に対応する部分を示す回路構成図である。

【図5】従来のMOS型固体操像素子の構成例を示す回 路構成図である。

【図6】従来のライン増幅MOS型固体撮像素子の構成 例を示す回路構成図である。

【符号の説明】

1 ホトダイオード

2 垂直走查回路

3 垂直ゲート線 4 垂直スイッチ


5 水平走夜回路


6 水平スイッチ

7 増福器


- 8 垂直信号線
- 9 増幅器
- 10 相関2重サンプリング回路
- 11 スメア差動回路
- 12 電流記憶回路
- 13 p型MOSトランジスタ
- 14 容量
- 15 スイッチングMOSトランジスタ
- 16 転送用トランジスタ
- 17 n型MOSトランジスタ
- 18 p型MOSトランジスタ

- 19, 20 n型MOSトランジスタ
- 21 n型MOSトランジスタ
- 22 p型MOSトランジスタ
- 23,25 容量
- 24 n型MOSトランジスタ
- 26 リセット用スイッチ
- 27 p型MOSトランジスタ
- 28 n型MOSトランジスタ
- 29 デプレション型 n型MOSトランジスタ
- 30 リセット用スイッチ











[図4]



[図6]



9:増極器 11:スメア差数回路